1. Определение понятия «архитектура». Уровни детализации структуры вычислительной машины
2. Эволюция средств автоматизации вычислений
3. Концепция машины с хранимой в памяти программой
4. Типы структур вычислительных машин и систем
5. Перспективы совершенствования архитектуры ВМ и ВС
6. Архитектура системы команд: общая характеристика, хронология развития
7. Классификация АСК по составу и сложности команд
8. Классификация по месту хранения операндов Регистровая архитектура
9. Архитектура с выделенным доступом к памяти
10. Типы и форматы операндов
11. Типы команд
12. Формат команд, длина и разрядность полей команды
13. Разрядность полей команды
14. Формат команд: количество адресов в команде
15. Выбор адресности команд
16. Способ адресации операндов и показатели его эффективности
17. Непосредственная, прямая и косвенная адресация
18. Регистровая, косвенная регистровая и адресация со смещением
19. Относительная, базовая регистровая адресация, индексная и страничная адресация
20. Система операций ВМ
21. Функциональная схема фон-неймановской ВМ
22. Функциональная схема фон-неймановской ВМ: устройство управления
23. Функциональная схема фон-неймановской ВМ: арифметико-логическое устройство
24. Функциональная схема фон-неймановской ВМ: основная память и модуль ввода/вывода
25. Микрооперации и микрокоманды. Способы записи микропрограмм
26. Цикл команды
27. Основные показатели вычислительных машин
28. Структура взаимосвязей ВМ и ее эволюция. Характеристики шины
29. Типы шин
30. Иерархия шин
31. Физическая реализация шин: механические и физические аспекты
32. Распределение линий шины, шина данных и шина управления. Выделенные и мультиплексируемые линии
33. Арбитраж шин. Схемы приоритетов
34. Схемы арбитража шин: централизованный арбитраж
35. Схемы арбитража шин: цепочечный арбитраж
36. Децентрализованный арбитраж шин
37. Синхронный протокол шины
38. Асинхронный протокол шины
39. Особенности синхронного и асинхронного протоколов
40. Методы повышения эффективности шин
41. Характеристики систем памяти
42. Иерархия запоминающих устройств
43. Основная память.
44. Блочная организация основной памяти
45. Синхронные и асинхронные запоминающие устройства. Оперативные запоминающие устройства
46. Постоянные запоминающие устройства
47. Специальные типы оперативной памяти
48. Обнаружение и исправление ошибок в памяти
49. Стековая память и ассоциативная память
50. Кэш-память: идея и эффективность применения
51. Емкость кэш-памяти. Способы отображения оперативной памяти на кэш-память
52. Алгоритмы замещения информации в заполненной кэш-памяти
53. Алгоритмы согласования содержимого кэш памяти и основной памяти
54. Смешанная и разделенная кэш-память. Одноуровневая и многоуровневая кэш-память
55. Дисковая кэш-память
56. Понятие виртуальной памяти
57. Организация защиты памяти
58. Внешняя память
59. Функции центрального устройства управления
60. Модель структура устройства управления
61. Микропрограммный аппарат с жесткой и программируемой логикой
62. Устройства управления
63. Принцип управления по хранимой в памяти микропрограмме
64. Кодирование микрокоманд
65. Пути повышения быстродействия автоматов микропрограммного управления
66. Структуры операционных устройств
67. Операционные устройства с жесткой структурой
68. Операционные устройства с магистральной структурой
69. Способы подключения Системы Ввода/вывода к ядру процессора
70. Адресное пространство системы ввода/вывода
71. Классификация внешних устройств и их обобщенная структура
72. Функции модуля ввода/вывода
73. Структура модуля ввода/вывода
74. Методы управления вводом/выводом - программно управляемый ввод/вывод
75. Методы управления вводом/выводом - ввод/вывод по прерываниям
76. Методы управления вводом/выводом - прямой доступ к памяти
77. Каналы и процессоры ввода/вывода
78. Конвейеризация вычислений
79. Архитектуры с полным и сокращенным набором команд. Преимущества и недостатки RISC
80. Современные тенденции развития процессоров